電腦主機板時鐘電路設計

發表時間:2021-06-04 09:05:10 人氣:296

主機板時鐘電路的需求

熟悉硬件的人應該都知道,主機板上處理器、芯片組和主存儲器等幾個主要的組件各有其工作時鐘,中央處理器CPU的外部頻率依照摩爾定律不斷提高,隨著英特爾與AMD在近期推出多款新的處理器,200MHz外頻的時代也正式來臨(CPU上標示的工作速度為處理器內頻,是以外頻乘以倍頻產生,并不由主機板時鐘電路直接提供)。處理器和北橋芯片之間以前端總線(FSB)相連接,以CPU的外頻為基準,每周期傳送兩次或四次數據,所以200MHz外頻乘上四倍頻就可以得到800MHz的FSB速度。內存也隨著CPU的腳步,工作頻率快速推進到200MHz的DDR400 PC3200規格。其余南橋芯片與AGP、PCI、USB等總線則各有其業界規定的工作時鐘標準,如PCI為33MHz、AGP為66MHz等等。

因此主機板的時鐘電路必須為許多的組件提供各種不同的工作頻率,以往舊式的主機板都是使用石英振蕩器來處理,但石英振蕩器一次只能輸出一種頻率,在需要多種時鐘輸出的新式主機板中,顯然不敷使用。所以有些廠商將這些原本散布在主機板上各處的振蕩電路整合成一顆可輸出各種頻率的芯片,主機板采用此類時鐘產生芯片將可以達到節省成本與空間的目的。

時鐘發生器的基本構造

鎖相環(Phase Locked Loop ,PLL)是時鐘發生器的核心技術,現代的時鐘發生器只需由石英晶體提供一個基準頻率,并利用一個以上的PLL,搭配不同比例的除頻電路,來產生各種頻率的時鐘輸出,取代傳統系統中的多個石英晶體。時鐘發生器的基本架構如圖1所示。

時鐘發生器的基本架構

時鐘發生器的基本架構

圖1 時鐘發生器的基本架構

其中PLL的部分具有兩個輸入端,分別為參考頻率(Fref)與反饋頻率(Fvco),與一個輸出端(Fout)。三者之間關系可以公式表示如下。

Fout=(Fref·P)/(Q·N)

PLL基本上為一個負反饋系統,在回路中利用反饋信號,將輸出端的信號頻率及相位,鎖定在輸入端參考信號的頻率及相位上。相位頻率檢波器(Phase Frequency Detector,PFD)比較基準參考頻率(Fref)及反饋頻率(Fvco)兩者之間的相位關系與頻率的差異,并檢知出兩者相位的相位差及頻率的高低差,以影響電壓控制振蕩器(Voltage Controlled Oscillator,VCO)的頻率輸出。當Fref/Q超前Fvco/P時,UP高電位輸出使Fout頻率加快;相反的當Fref/Q落后Fvco/P時,DN高電位輸出使Fout頻率減慢,最后可達到如公式所表示的穩定輸出狀態,因此只需調整PLL外部除頻電路的P、Q、R值之間的比例,就可得到需要的輸出頻率。

時鐘發生器可簡化主機板設計

專為主機板設計的時鐘發生器,提供多種的可編程特性,方便主機板廠商設計產品。比如說,對于使用者超頻的需求,藉由可編程設定的時鐘頻率,可由BIOS中自由設定工作頻率,而不需要在主機板上多加額外的控制電路。

可編程的時鐘發生器除了滿足超頻的目的外,其動態的頻率調整能力還可以用于減少電源消耗。以筆記本電腦為例,系統在運行時并不總是需要全部的處理器效能,此時可通過時鐘的降低,減少系統的功率消耗,延長電池的使用時間。

另外與使用者較為無關的時鐘發生器特性,還包括可程控的時滯與定時,主機板廠商可配合各種不同的機板布局,調整各種接口時鐘之間的時鐘延遲,使各種相關接口的組件保持同步(或符合其相對的時鐘延遲規格)動作。并可依各類內存的不同特性,微調時鐘信號的觸發相位,以方便工程師進行電路板設計。

主機板廠商也時常為了符合各種電磁干擾(EMI)的法規而煩惱,產品通常必須重復進行送測、重布線、遮蔽隔離等耗費時間精力的程序,延后產品的上市時程,降低產品的獲利能力,目前時鐘發生器中的可編程擴頻(SST)功能則可用來降低產品的EMI。

利用時鐘發生器中PLL的特性,以圖2所示的Lexmark曲線,以系統時鐘為中心作小幅度的調變,將可使EMI的能量平均散布在一小段的頻譜范圍中,以降低單一頻率EMI的峰值,如圖3所示。


Lexmark曲線

圖2 Lexmark曲線

EMI的能量平均散布在一小段的頻譜范圍

圖3 EMI的能量平均散布在一小段的頻譜范圍

可編程的擴頻比例,可視主機板的線路不同布局,讓主機板工程師自行設定最符合該主機板設計的擴頻比例參數,調整出最好的EMI擴頻效果,也使工程師能在最短的時間內完成產品的開發。

時鐘發生器與CPU一樣,也隨著時代的腳步逐漸進化。目前時鐘發生器的多功能與可編程特性讓使用者在操作上越來越便利,也使廠商在產品設計上更加靈活。

PC超頻與時鐘電路的關聯

超頻對于計算機發燒友來說,可謂是最熱衷的一個主題了。所謂超頻就是強迫系統的工作時鐘于高于標示的頻率,從而達到提高性能的目的。

基本的超頻方法即是藉由手動調整將中央處理器的工作頻率提高至標準的工作頻率之上,一般而言,生產中央處理器的廠商為了確保其CPU工作的穩定可靠,通常會以實際測試結果的較低規格來標示,使制造出來的計算機系統以低于CPU極限值的速度工作。因此使用者便有機會在不用付出額外成本的情形下,壓榨出系統的最佳效能。

中央處理器的工作頻率等于外頻乘以倍頻數,不管是調整外頻或是倍頻數都可達到提高中央處理器工作頻率的目的,但目前大部分的CPU出廠時都已將倍頻死鎖固定,因此只剩下外頻的部分可以由使用者動動手腳。

以往調整外頻/倍頻的方法,需要使用者根據說明書調整主機板上的跳線或是DIP開關,以獲得想要的頻率。新一代的時鐘發生器,配備有SMBus(System Management Bus)接口,可由BIOS直接控制,因此使用者甚至不用拆機殼,只需坐在計算機面前,通過鍵盤及屏幕,即可隨意調整系統工作頻率了。此外通過控制時鐘發生器中的緩存器控制位,可以以極小的線性級距微調CPU的外頻(以MHz為單位),不像以往的跳線設定方式,一下子從100MHz直接跳至133MHz,CPU容易超出其極限而導致當機。

如前述提到,主機板上各個組件都有其固定的工作頻率,而各個總線的工作頻率和系統的頻率大部分都維持固定的比例來工作。換句話說,傳統的時鐘發生器通常是以CPU的外頻作為基準頻率,通過固定比例的除頻,產生其余外設所使用的時鐘。所以當使用者調高CPU外頻的同時,總線及外設的時鐘也會等比例地被提升,有的時候CPU尚未超出其工作極限,反而是外設承受不了過高的頻率而罷工了。

---為了提高在超頻時的系統穩定性,新一代的時鐘發生器將AGP/PCI等總線的頻率,采用與CPU外頻“異步”的設計方式,或加入多段式的除頻子系統,使用者就可以自由設定AGP/PCI的工作頻率,以符合外設的工作需求。

目前使用軟件來調整超頻的頻率,如果頻率設定超過系統可接受的范圍時,計算機根本就無法工作了,如何將設定調回原先可使用的狀態呢?CYPRESS為此在時鐘發生器中加入了稱為看門狗定時器(Watchdog Timer)的設計,每當BIOS為系統設定了新的工作頻率時,BIOS也要負責設定看門狗定時器的倒數計時時間。系統依新的工作頻率重新開機后,定時器依所設定的時間倒數,若系統正常啟動,則BIOS會負責通過SMBus將定時器設定清除,系統往后就依新的工作頻率運行;若是系統無法正常啟動,當定時器倒數結束后,時鐘發生器會發出復位信號,使系統重新啟動,并將時鐘發生器中的頻率設定回復成之前可正常工作的頻率設定。因此當頻率設定失敗時,系統將自動重設為原始狀態,使用者無須介入以硬件重設系統。


此文關鍵字: pcb抄板