數字電路中高速時鐘信號布線主要存在的問題

發表時間:2021-03-06 09:05:30 人氣:786

高速時鐘信號布線電路在數字電路中占有重要地位,同時時鐘電路也是產生電磁輻射的主要來源。一個具有2n2上升沿的時鐘信號輻射能量的帶寬可達160MHz,其可能輻射帶寬可達十倍頻,即1.6GHz。因此,設計好時鐘電路是保證達到整機輻射指標的關鍵。時鐘電路設計主要的問題有如下幾個方面。


(1)阻抗控制。


計算各種由印制板線條構成的微帶線和微帶波導的波阻抗、相移常數、衰減常數等等。許多設計手冊都可以查到一些典型結構的波阻抗和衰減常數。特殊結構的微帶線和微帶波導的參數需要用計算電磁學的方法求解。


(2)傳輸延遲和阻抗匹配。


由印制線條的相移常數計算時鐘脈沖受到的延遲,當延遲達到一定數值時,就要進行阻抗匹配,以免發生終端反射使時鐘信號抖動或發生過沖。阻抗匹配方法有串聯電阻、并聯電阻、戴維南網絡、RC網絡、二極管陣等。


(3)印制線條上接入較多容性負載的影響。


接在印制線條上的容性負載對線條的波阻抗有較大的影響,特別是對總線結構的電路容性負載的影響往往是要考慮的關鍵因素。


在PCB板上,高速時鐘信號是一類很特殊的信號:信號頻率高,對信號波形要求高,信號受干擾要小。而這個時鐘的穩定對系統的可靠性和準確性都直接相關,時鐘信號抖動、漂移、畸變等都對系統有很大的影響。因此在設計一個電路,特別是帶有高速時鐘電路的PCB板時,一定要優先考慮系統的時鐘分配、走線、種類等問題。


根據筆者和廣大電子工程師的經驗,對高速時鐘信號布線有以下幾點要求:


(1)高速時鐘信號線優先級高。


高速時鐘信號線一般是信號中優先級最高,在布線的時候,需要首先和特別考慮系統的主時鐘信號線。因為時鐘的穩定性和可靠性直接影響整個系統或產品的特性。如果時鐘不穩,必然導致產品的不穩定,產品精度降低,甚至不能使用等一系列問題。


(2)高速時鐘信號線盡可能地短。


高速時鐘信號線信號頻率高,對波形要求嚴格,要求信號的衰減和受到的干擾最小,為了將干擾降低到最小,所以要求走線盡量地短,保證信號的失真度最小。


(3)高速時鐘信號線盡量走在電路板的同一層上,避免過孔。


高速時鐘信號走線設計盡量設計在同一層上,也是為了減少信號的失真度,如果采用多層布線,必然要存在過孔。而過孔是具有分布電感和電容,過孔的分布參數會時鐘信號的反射和于擾,導致時鐘的漂移或抖動;過孔還對時鐘信號的阻抗造成不連續,會導致信號的反射和疊加,造成時鐘信號的變形,這些都是對我們有害的。


(4)高速時鐘信號線盡量走直線,避免走折線,可以采用弧線宋代替折線。


高頻電路布線的引線最好采用全直線,需要轉折,可用45°折線或圓弧轉折。這種要求在低頻電路中僅僅用于提高鋼箔的固著強度,而在高頻電路中,滿足這一要求卻可以減少高頻信號對外的電磁輻射和與其他信號之間的串擾。


(5)高速時鐘信號線不分路。


高速時鐘信號線一般不分路,不分枝。時鐘信號的分路會造成時鐘信號的衰減、反射,導致信號的變形,而且信號的相位可能發生變化。為了保證時鐘相位的一致性,通常在需要時鐘分路的地方,可以采用專用的時鐘分路、放大、整形的芯片。這種芯片可以對時鐘進行無衰減、無相差的分路。


(6)必要對時鐘信號線進行保護和屏蔽。


高速時鐘信號線周圍盡量沒有其他的干擾源和走線。在外部環境比較惡劣,或者時鐘周圍有干擾比較強的信號線時,我們要在信號線和時鐘線之間加以隔離,對時鐘信號線進行保護和屏蔽,將干擾降低到最小。


此文關鍵字: pcb設計