廠里硬件高手談PCB低功耗設計問題

發表時間:2020-09-10 13:30:10 人氣:563

成都子程電子有一支10多年經驗的工程師團隊;我們的工程師將不定期的給大家pcb相關知識;我們廠的硬件工程師分享PCB低功耗設計問題。

問題1:CPU和FPGA的這些不用的I/O口怎么處理呢?先讓它空著吧,可以以后再說嗎?

答:不用的I/O口如果懸空的話,受外界的一點點干擾就可能成為反復振蕩的輸入信號了,而MOS器件的功耗基本取決于門電路的翻轉次數。如果把它上拉的話,每個引腳也會有微安級的電流,所以好的辦法是設成輸出(當然外面不能接其它有驅動的信號)


問題2:這款FPGA還剩這么多門用不完,可盡情發揮嗎?

答:FGPA的功耗與被使用的觸發器數量及其翻轉次數成正比,所以同一型號的FPGA在不同電路不同時刻的功耗可能相差100倍。盡量減少高速翻轉的觸發器數量是降低FPGA功耗的根本方法。


問題3:這些小芯片的功耗都很低,是不是不用考慮?

答:對于內部不太復雜的芯片功耗是很難確定的,它主要由引腳上的電流確定,一個ABT16244,沒有負載的話耗電大概不到1毫安,但它的指標是每個腳可 驅動60毫安的負載(如匹配幾十歐姆的電阻),即滿負荷的功耗大可達60*16=960mA,當然只是電源電流這么大,熱量都落到負載身上了。


問題4:存儲器有這么多控制信號,我這塊板子只需要用OE和WE信號就可以了,片選就接地吧,這樣讀操作時數據出來得快多了。

答:大部分存儲器的功耗在片選有效時(不論OE和WE如何)將比片選無效時大100倍以上,所以應盡可能使用CS來控制芯片,并且在滿足其它要求的情況下盡可能縮短片選脈沖的寬度。


問題5:這些信號怎么都有過沖???只要匹配得好,就可消除了?

答:除了少數特定信號外(如100BASE-T、CML),都是有過沖的,只要不是很大,并不一定都需要匹配,即使匹配也并非要匹配得好。象TTL的輸 出阻抗不到50歐姆,有的甚至20歐姆,如果也用這么大的匹配電阻的話,那電流就非常大了,功耗是無法接受的,另外信號幅度也將小得不能用,再說一般信號 在輸出高電平和輸出低電平時的輸出阻抗并不相同,也沒辦法做到完全匹配。所以對TTL、LVDS、422等信號的匹配只要做到過沖可以接受即可。


問題6:降低功耗都是硬件人員的事,與軟件沒關系?

答:硬件只是搭個舞臺,唱戲的卻是軟件,總線上幾乎每一個芯片的訪問、每一個信號的翻轉差不多都由軟件控制的,如果軟件能減少外存的訪問次數(多使用寄存 器變量、多使用內部CACHE等)、及時響應中斷(中斷往往是低電平有效并帶有上拉電阻)及其它爭對具體單板的特定措施都將對降低功耗作出很大的獻。


此文關鍵字: pcb設計